1.MCU的主要区别
2.fold4 参数
3.基于FPGA的源码Yolo4 tiny加速器
4.TVM源语-Compute篇
5.5 流水线模式
6.TMS320C55X系列DSP指令系统、开发工具与编程指南目录

MCU的主要区别

       åœ¨ä¸–纪最值得人们称道的成就中，就有集成电路和电子计算机的发展。世纪年代出现的微型计算机，在科学技术界引起了影响深远的变革。在年代中期，微型计算机家族中又分裂出一个小小的派系--单片机。随着4位单片机出现之后，又推出了8位的单片机。MCS系列，特别是MCS系列单片机的出现，确立了单片机作为微控制器（MCU）的地位，引起了微型计算机领域新的变革。在当今世界上，微处理器（MPU）和微控制器（MCU）形成了各具特色的两个分支。它们互相区别，但又互相融合、互相促进。与微处理器（MPU）以运算性能和速度为特征的飞速发展不同，微控制器（MCU）则是以其控制功能的不断完善为发展标志的。

       CPU（Central Processing Unit，中央处理器）发展出来三个分枝，一个是DSP（Digital Signal Processing/Processor，数字信号处理），另外两个是MCU（Micro Control Unit，微控制器单元）和MPU（Micro Processor Unit，微处理器单元）。

       MCU集成了片上外围器件；MPU不带外围器件（例如存储器阵列），是高度集成的通用结构的处理器，是去除了集成外设的MCU；DSP运算能力强，擅长很多的重复数据运算，而MCU则适合不同信息源的多种数据的处理诊断和运算，侧重于控制，速度并不如DSP。MCU区别于DSP的最大特点在于它的通用性，反应在指令集和寻址模式中。DSP与MCU的结合是DSC，它终将取代这两种芯片。

       1.对密集的乘法运算的支持

       GPP不是设计来做密集乘法任务的，即使是一些现代的GPP，也要求多个指令周期来做一次乘法。而DSP处理器使用专门的硬件来实现单周期乘 法。DSP处理器还增加了累加器寄存器来处理多个乘积的和。累加器寄存器通常比其他寄存器宽，增加称为结果bits的额外bits来避免溢出。同时，为了 充分体现专门的乘法-累加硬件的好处，几乎所有的DSP的指令集都包含有显式的MAC指令。

       2. 存储器结构

       ä¼ ç»Ÿä¸Šï¼ŒGPP使用冯.诺依曼存储器结构。这种结构中，只有一个存储器空间通过一组总线（一个地址总线和一个数据总线）连接到处理器核。通常，做一次乘法会发生4次存储器访问，用掉至少四个指令周期。

       å¤§å¤šæ•°DSP采用了哈佛结构，将存储器空间划分成两个，分别存储程序和数据。它们有两组总线连接到处理器核，允许同时对它们进行访问。这种安排将处理器存储器的带宽加倍，更重要的是同时为处理器核提供数据与指令。在这种布局下，DSP得以实现单周期的MAC指令。

       å…¸åž‹çš„高性能GPP实际上已包含两个片内高速缓存，一个是数据，一个是指令，它们直接连接到处理器核，以加快运行时的访问速度。从物理上说，这种片内的双存储器和总线的结构几乎与哈佛结构的一样了。然而从逻辑上说，两者还是有重要的区别。

       GPP使用控制逻辑来决定哪些数据和指令字存储在片内的高速缓存里，其程序员并不加以指定（也可能根本不知道）。与此相反，DSP使用多个片内 存储器和多组总线来保证每个指令周期内存储器的多次访问。在使用DSP时，程序员要明确地控制哪些数据和指令要存储在片内存储器中。程序员在写程序时，必 须保证处理器能够有效地使用其双总线。

       æ­¤å¤–，DSP处理器几乎都不具备数据高速缓存。这是因为DSP的典型数据是数据流。也就是说，DSP处理器对每个数据样本做计算后，就丢弃了，几乎不再重复使用。

       3.零开销循环

       å¦‚果了解到DSP算法的一个共同的特点，即大多数的处理时间是花在执行较小的循环上，也就容易理解，为什么大多数的DSP都有专门的硬件，用于 零开销循环。所谓零开销循环是指处理器在执行循环时，不用花时间去检查循环计数器的值、条件转移到循环的顶部、将循环计数器减1。

       ä¸Žæ­¤ç›¸åï¼ŒGPP的循环使用软件来实现。某些高性能的GPP使用转移预报硬件，几乎达到与硬件支持的零开销循环同样的效果。

       4.定点计算

       å¤§å¤šæ•°DSP使用定点计算，而不是使用浮点。虽然DSP的应用必须十分注意数字的精确，用浮点来做应该容易的多，但是对DSP来说，廉价也是非 常重要的。定点机器比起相应的浮点机器来要便宜（而且更快）。为了不使用浮点机器而又保证数字的准确，DSP处理器在指令集和硬件方面都支持饱和计算、舍 入和移位。

       5.专门的寻址方式

       DSP处理器往往都支持专门的寻址模式，它们对通常的信号处理操作和算法是很有用的。例如，模块（循环）寻址（对实现数字滤波器延时线很有用）、位倒序寻址（对FFT很有用）。这些非常专门的寻址模式在GPP中是不常使用的，只有用软件来实现。

       6.执行时间的预测

       å¤§å¤šæ•°çš„DSP应用（如蜂窝电话和调制解调器）都是严格的实时应用，所有的处理必须在指定的时间内完成。这就要求程序员准确地确定每个样本需要多少处理时间，或者，至少要知道，在最坏的情况下，需要多少时间。如果打算用低成本的GPP去完成实时信号处理的任务，执行时间的预测大概不会成为什么问题，应为低成本GPP具有相对直接的结构，比较容易预测执行时间。然而，大多数实时DSP应用所要求的处理能力是低成本GPP所不能提供的。 这时候，DSP对高性能GPP的优势在于，即便是使用了高速缓存的DSP，哪些指令会放进去也是由程序员（而不是处理器）来决定的，因此很容易判断指令是从高速缓存还是从存储器中读取。DSP一般不使用动态特性，如转移预测和推理执行等。因此，由一段给定的代码来预测所要求的执行时间是完全直截了当的。从而使程序员得以确定芯片的性能限制。

       7.定点DSP指令集

       å®šç‚¹DSP指令集是按两个目标来设计的：使处理器能够在每个指令周期内完成多个操作，从而提高每个指令周期的计算效率。将存贮DSP程序的存储器空间减到最小（由于存储器对整个系统的成本影响甚大，该问题在对成本敏感的DSP应用中尤为重要）。为了实现这些目标，DSP处理器的指令集通常都允许程序员在一个指令内说明若干个并行的操作。例如，在一条指令包含了MAC操作，即同时的一个或两个数据移动。在典型的例子里，一条指令就包含了计算FIR滤波器的一节所需要的所有操作。这种高效率付出的代价是，其指令集既不直观，也不容易使用（与GPP的指令集相比）。 GPP的程序通常并不在意处理器的指令集是否容易使用，因为他们一般使用象C或C++等高级语言。而对于DSP的程序员来说，不幸的是主要的DSP应用程序都是用汇编语言写的（至少部分是汇编语言优化的）。这里有两个理由：首先，大多数广泛使用的高级语言，例如C，并不适合于描述典型的DSP算法。其次， DSP结构的复杂性，如多存储器空间、多总线、不规则的指令集、高度专门化的硬件等，使得难于为其编写高效率的编译器。 即便用编译器将C源代码编译成为DSP的汇编代码，优化的任务仍然很重。典型的DSP应用都具有大量计算的要求，并有严格的开销限制，使得程序的优化必不可少（至少是对程序的最关键部分）。因此，考虑选用DSP的一个关键因素是，是否存在足够的能够较好地适应DSP处理器指令集的程序员。

       8.开发工具的要求

       å› ä¸ºDSP应用要求高度优化的代码，大多数DSP厂商都提供一些开发工具，以帮助程序员完成其优化工作。例如，大多数厂商都提供处理器的仿真工具，以准确地仿真每个指令周期内处理器的活动。无论对于确保实时操作还是代码的优化，这些都是很有用的工具。 GPP厂商通常并不提供这样的工具，主要是因为GPP程序员通常并不需要详细到这一层的信息。GPP缺乏精确到指令周期的仿真工具，是DSP应用开发者所面临的的大问题：由于几乎不可能预测高性能GPP对于给定任务所需要的周期数，从而无法说明如何去改善代码的性能。

fold4 参数

       `fold4` 参数通常是并行指在某些编程语言或工具中，用于控制折叠操作的乘法一个具体参数，它指定了折叠操作的源码行为或特性。然而，并行由于“fold4”不是乘法android4.0 源码一个通用的标准术语，其具体含义可能因上下文而异。源码在多数情境下，并行折叠操作是乘法一种高阶函数，用于将一系列元素通过某个二元操作符累积成一个单一值。源码

       详细

       在函数式编程中，并行折叠是乘法一种常见的操作，它遍历一个集合，源码并使用一个二元操作符将所有元素组合成一个单一的并行结果。这种操作通常用于计算总和、乘法乘积、最大值、最小值等。

       当我们谈到“fold4”参数时，这可能意味着在某个特定的库、框架或应用中，存在一个名为“fold4”的函数或方法，它接受至少四个参数来控制折叠操作的行为。这些参数可能包括：

       1. 集合：指定要进行折叠操作的元素集合。

       2. 初始值：作为折叠操作的起始点，它将是第一个与集合中的元素进行组合的值。

       3. 二元操作符：指定如何组合集合中的元素。例如，加法操作符会将元素相加，乘法操作符会将元素相乘。

       4. 附加参数：可能包括控制折叠方式、源码编译twrp并行处理、错误处理等特性的参数。

       举个例子，如果我们有一个数字列表 `[1, 2, 3, 4]`，并且想要计算这些数字的总和，我们可以使用一个名为 `fold` 的函数，并传入适当的参数。如果这个函数有一个名为 `fold4` 的变种，它可能接受上述的四个参数：集合、初始值、二元操作符以及任何可能的附加参数。

       需要注意的是，“fold4”不是一个广泛认可的术语，因此具体的参数和行为可能因实现而异。在实际编程中，开发者应该查阅相关文档或源代码来了解特定环境中“fold4”参数的确切含义和用法。

       总的来说，理解“fold4”参数的关键在于掌握折叠操作的基本概念，并了解在具体上下文中该参数如何被定义和使用。由于这是一个相对具体和可能因环境而异的概念，因此灵活性和创造性在解释和应用它时尤为重要。

基于FPGA的Yolo4 tiny加速器

       本文介绍基于FPGA的Yolo4 tiny加速器的实现。Yolo4 tiny是YOLO v4的轻量化版本，具有参数较少的优势，适用于实际应用，如行人检测、口罩检测等。

       该加速器设计考虑了网络的主要运算类型：1x1point-wise卷积、上采样、下采样（2x2最大池化）和concat操作。egret 麻将 源码其中，1x1point-wise卷积和3x3标准卷积是计算量较大的运算，因此是加速的重点。

       1x1point-wise卷积设计借鉴了相关论文。为优化FPGA资源，采用循环分块策略，每次计算时加载特定大小的输入特征图块、权重块，得到相应的输出特征块，直至完成整个网络的计算。此过程实现了一个标准的3x3卷积，通过并行计算提高性能，具体实现涉及输入通道并行、输出通道并行、卷积窗口内并行和输出像素之间的并行。

       为增加系统吞吐率，采用乒乓操作以隐藏数据传输时间。1x1卷积设计与3x3卷积相似，采用分块矩阵乘法策略。上采样操作使用nearest模式，下采样则为2x2的最大池化层。

       在CPU端设计中，例化卷积和采样IP核，并通过多次调用PL端的IP核加速网络。代码编写采用类的方法，包括BasicConv、Resblock_body和CSPDarkNet类。

       由于算力限制，模型并未训练，直接使用训练好的lua论坛源码权重（数据集为VOC）。模型在Zynq开发板上部署，单张推理时间约为ms。

       加速器结构包含HLS源码、CPU端源码、处理好的权重以及解码、可视化工具。工程文件夹中还包括演示视频和数据集更换功能。

       总体而言，本文介绍的基于FPGA的Yolo4 tiny加速器在FPGA上实现了一种高效的目标检测网络，通过优化计算和资源使用，实现了对实际应用需求的良好支持。

TVM源语-Compute篇

       本文探讨TVM源码中的计算相关(primitives)模块，深入讲解如何在非神经网络场景下，如基于张量的密集计算中，通过TVM的原生指令实现算法。通过分解计算与调度，TVM提供了一种灵活高效的并行计算框架。本文将首先通过向量相加（Vector Addition）实例，展示如何将算法数学表达式转化为TVM指令，实现输出矩阵的生成。接着，以矩阵乘法（GEMM）为例，说明TVM如何通过三层for循环来处理矩阵操作，并引入te.compute和te.reduce_axis等关键指令。进一步，通过简化卷积实现，解释了如何使用TVM DSL（数据描述语言）来处理多通道输入和输出特征图的卷积操作。最后，文章总结了TVM DSL的使用方式，强调其功能性编程风格，flask源码理解以及lambda表达式和reduce_axis在隐藏for循环细节、增强算法理解与优化后端性能方面的优势。

       在向量相加（Vector Addition）部分，我们定义数组长度n，两个数组A和B，通过lambda表达式将每个元素相加，存储到数组C中。TVM的te.compute指令用于指定输出结果的形状，lambda表达式则对应于循环逻辑，create_schedule构建出计算流程。利用tvm.lower将生成的schedule映射至IR（中间表示）上，展示与常规C代码相似的流程。

       矩阵乘法（GEMM）示例中，我们定义了矩阵A、B和C的维度，通过三层for循环实现矩阵乘法和加法。引入te.reduce_axis指令以优化循环结构，展示矩阵乘法运算的关键步骤和优化潜力。进一步，通过简化卷积实现，我们深入探讨了如何处理单通道输入图像和滤波器的卷积运算，解释了补零操作和使用te.compute处理多输入的实现方式。最终，总结了TVM DSL在表达计算逻辑、隐藏低级循环细节、优化算法性能方面的优势，以及其功能性编程风格对理解与优化算法带来的便利。

5 流水线模式

       流水线模式旨在通过并行操作多个硬件资源来提高计算性能，类似于指令流水线。这种模式在处理器的多个流水线单元上并行执行无依赖的指令，从而实现高性能。超标量和VLIW处理器通常配备多个执行单元，这些单元可以执行并行或流水线指令。

       指令流水线优化需要深入了解处理器延迟、吞吐量和编译器能力，因此操作较为复杂。通常，C语言不适用于此类优化，而汇编语言则能提供精确控制。指令流水线优化常应用于对性能要求高的场景，如矩阵乘法。

       优化方法之一是修改源代码，以便编译器生成所需指令序列，然后基于生成的汇编代码进行调整。重点是去除指令间的依赖，例如，优化循环展开代码，使循环内语句并行执行。通过修改代码，如代码清单1-1到1-2所示，可以显著提升性能。

       在使用汇编语言进行指令级并行优化时，建议先尝试内置函数生成所需代码，若不成功，则基于现有代码进行修改以实现目标。

       流水线模式不仅针对指令流水线，还抽象和提升了并行操作的层次，适用于多种计算场景。在集群计算中，流水线模式结合异步通信能有效隐藏通信延迟。在单个节点上，通过异步IO可以同时进行计算和I/O操作，从而掩盖延迟。在单个核心中，合理安排访问顺序和依赖，以充分利用多通道内存带宽。

       对于串行代码，如代码清单1-3所示的示例，通过异步IO实现流水线模式，可以同时执行多个操作，如加载数据和计算。关键在于识别并消除操作间的伪依赖，如代码清单1-4所示。C++线程也支持类似异步操作，通过并发执行computeSqureSum函数，实现性能提升。在CUDA中，内核执行的异步特性允许设计不依赖异步IO的流水线模式。

       对于MPI实现，通过异步通信隐藏通信延迟，但可能面临负载不平衡问题。流水线模式常见问题包括难以流水、访存与计算时间差异过大以及资源竞争。复杂流水线构建虽挑战大，但并非不可克服。通过CUDA流，可以实现CPU、GPU和PCIe同时运算，利用流水线模式加速计算，如代码清单1-9至1-所示。

TMSCX系列DSP指令系统、开发工具与编程指南目录

       第1章：Cx编程基本指南

       1.1 引言

       1.1.1 TMSCx结构

       1.1.2 获得最佳性能的代码开发流程

       1.2 基本教程

       1.2.1 引言

       1.2.2 编写汇编代码

       1.2.3 理解链接过程

       1.2.4 建立程序

       1.2.5 测试代码

       1.2.6 代码计时

       1.3 定点算术运算

       1.3.1 定点运算指南

       1.3.2 扩展精度的加法和乘法

       1.3.3 扩展精度的乘法

       1.3.4 除法

       1.3.5 处理溢出的方法

       1.4 TICxDSPLIB

       1.4.1 特征和便利之处

       1.4.2 DSPLIB数据类型

       1.4.3 DSPLIB的参数

       1.4.4 在C中调用DSPLIB函数

       1.4.5 在汇编语言源代码中调用DSPLIB函数

       1.4.6 在哪里查看示例程序

       1.4.7 DSPLIB函数

       第2章：Cx汇编语言指令系统

       2.1 术语、符号与缩写

       2.1.1 指令集术语、符号和缩写

       2.1.2 指令集条件字段

       2.1.3 状态位的影响

       2.1.4 指令集注释和规则

       2.1.5 不可重复指令

       2.2 并行特征和规则

       2.2.1 并行特征

       2.2.2 并行基础

       2.2.3 资源冲突

       2.2.4 软双重并行

       2.2.5 条件执行指令

       2.2.6 其他例外

       2.3 寻址方式

       2.3.1 寻址方式概述

       2.3.2 绝对寻址方式

       2.3.3 直接寻址方式

       2.3.4 间接寻址方式

       2.3.5 循环寻址

       第3章：Cx汇编语言开发工具

       3.1 引言

       3.1.1 软件开发工具描述

       3.1.2 工具简介

       3.2 公用目标文件格式（COFF）简介

       3.2.1 段

       3.2.2 汇编器如何处理段

       3.2.3 链接器如何处理段

       3.2.4 重定位

       3.2.5 运行时间重定位

       3.2.6 装载程序

       3.2.7 COFF文件中的符号

       3.3 汇编器描述

       3.3.1 汇编器概述

       3.3.2 汇编器的开发流程

       3.3.3 调用汇编器

       3.3.4 Cx汇编器的特点

       3.3.5 为汇编器输入的预备文件和目录命名

       3.3.6 源语句格式

       3.3.7 常数

       3.3.8 字符串

       3.3.9 符号

       3.3. 表达式

       3.3. 内建函数

       3.3. 源程序列表

       第4章：Cx/C++语言与编译工具

       第5章：C代码及汇编代码优化

扩展资料

       TMSCxDSP是美国德州仪器（TI）公司C位定点DSP系列里最新的一代产品。其拥有 的资源与性能较目前使用最为广泛的Cx系列DSP有成数倍的提升，并进一步弘扬了低功耗、低成本、高速度的特征，是当前数字信号处理领域和各种便携式应用场合最具潜力的可选高性能DSP之一。本书以CxDSP为对象，介绍其指令系统、开发工具和编程指南，清华大学出版。

CPU 优化技术-NEON 介绍

       ARM NEON，一种SIMD（单指令多数据）扩展架构，适用于ARM Cortex-A与Cortex-R系列处理器。SIMD通过控制器同时对一组数据中的每个数据执行相同操作，实现并行计算，尤其适合音频、图像处理任务。现代CPU设计中广泛包含SIMD指令，以提升多媒体性能。SIMD操作效率远超标量运算，例如一次可对四组数据同时执行乘法操作。

       费林分类法将计算机类型分为SISD（单指令单数据）、MISD（多指令单数据）、MIMD（多指令多数据）与SIMT（单指令多线程）。SISD机器采用单指令流，操作单个数据，是早期计算机的典型代表。MISD与MIMD模型虽存在，但主要用于理论研究，未在实际应用中落地。SIMT模型类似CPU多线程，多个线程共享指令，但数据不同。

       ARM架构下，下一代SIMD指令集SVE针对高性能计算与机器学习开发，具备可变矢量长度编程模型，允许芯片设计者根据负载与成本选择合适矢量长度，最小支持位，最大可达位，以位为增量。SVE指令集支持与NEON指令集类似的概念，如矢量、通道、数据元素等，同时引入可变矢量长度编程，为高性能计算提供灵活性。

       ARM处理器支持SIMD，其中Cortex-A7与Cortex-A默认集成NEON单元，其他ARMv7 Cortex-A系列处理器则为可选项。确认处理器是否支持NEON与VFP需要在编译与运行时进行检查。NEON单元作为ARM指令集扩展，采用独立于ARM原有寄存器的位或位寄存器进行SIMD处理，与VFP单元集成，共享处理器资源进行整数运算、循环控制与缓存操作，降低面积与功耗成本。

       NEON基本原理包括指令执行流程与计算资源。NEON指令执行流程涉及向量寄存器中元素同步计算，加速计算过程。计算资源包括独立于ARM原有寄存器的位或位寄存器，以及与VFP单元的集成与共享。NEON支持自动矢量化，允许向量化编译器使用C或C++源代码有效利用NEON硬件。此外，NEON汇编与内建函数提供编写NEON代码的灵活性，同时保持代码易于维护。

       其他SIMD技术在不同平台上广泛应用，如x与Altivec，而基于ARM的SOC中还可能包含DSP协处理硬件，提供额外的并行处理能力。相对于专用DSP，NEON具有灵活性与集成度优势，支持多种指令集与编程模型，适用于多种高性能计算任务。

       总结，本部分介绍SIMD的基本概念、ARM NEON架构、指令集与技术对比，以及NEON的原理与应用。希望读者能够理解SIMD技术在现代处理器中的重要性与ARM NEON的特性和使用方法。